2.000円 特許庁長官 殿

発明の名称

业众都落区芝五丁目7番15分 日本電気株式会社内

业水都选区芝五丁月7 1815分 (423). 日本電気株式会社 代数者 针 砭 小、林 宏 治

〒 108 東京都港区芝荒丁川7 部15 7 化 . 理 H本電気株式会社内。

(6591) 介理: 内 原 音响 電路 (452)1 1 1 1 i 大代表)

48 010085

ッリコンを独上にお放した級化会にヘログン イナン又は、ヘロタン化会物分子イオンを。群 後化膜中に存在するイオシの告が 10¹¹~10¹⁶~ の無因となるように打込む主母と、上記イオン 打込み谷、5000以上 1,2000以下で激起受する 工程とも見えたことを存象とする半導体製造の

ショラン当世化一表面の全体から又は選択的 オッチ 10¹¹~10^{15 ard}の銀貝で打込む工程と、让 記ィオン打込み替、産化学国気中で 600で 以上 1200に以下である意して所有の頭化膜を参成す

発明の単細を製料したかにあるとサープ 本務調社 310 准义社 81 苦油上 化卷记 计 810 8 换 (19) 日本国特許庁

公開特許公報

49 -98964 ①特開昭

昭49.(1974)9.19 43公開日

48 - 10085 20特顯昭

昭48.(1973) / . 2年 22出顧日

海杏請求

(全5頁)

庁内整理番号

60日本分類

7113 57

995023

上からハログンイオンを打込んだが、魚処理を行 なっても気約に安定な酸化剤を得る方法に関する。 佐安 M O S 版 中央 体源于是形化於 T 。 热 化化化 よりが成したゲート単化度中には、 Na⁺ イオン、 Haf オン、液素型位帯の正電母が導入されですく MOS構成の不安定性の象因になっている。資不 安定 を少なくするための従来の方法としては、 製造画枠に与いて、Na⁴イオンなどの不能者の符 **坐を防ぐと歯時に個入した不ぬ物の影響を少たく** するための世々の勢力がなされているが、発も広 く後用されている方法は、 9000~ 1000で だかい て PaOs無気を送って 810a中に 紅 数 さど、 * 能 化 延 表 単にリンガラス (P2O5481O2) 層を放長させるリン - 加理と呼ばれる方法である。

しかしりン位感で形成されるリングデス層はAP 15

に対するエブデングを変か造像の変化層とりも特

家屋に大きいので、リンガラス形成をは、1希HP による前担患ができだいでど、及び、リンガラス

がは分をするのでを製的に不安定であるとともの

とれを改良する観米の方法としては、例えば
Jenthal et, Elestrochemical Seciety館1973
年第119巻第8号 p:388~p.892 のKriegler
等の助文「シリコンの無味化Kかける塩化水量と 塩素の効果(The Effect of HCL and CLs on the Thermal Oxidation of Silicen)」 に配果られ ているように HCL 又はCL2 を表やルベーセント含 んだdry Ox 雰囲気中で無酸化して酸化薬を形成 する方法がある。しかし上記方法は、BCL 又はCLs のdry Ox中に占める都会が多いほど酸化減度が高 くなり硬化病態の汚痕性に乏しいという欠点が多った。

本現明の自称は、従来の鉱化を基本とした1608 構造の安定化の代りに、イオン把入陸を用い、存 現性よく消費を硬化額を得て、安定を対 0 8 構造 15 数子を得る方法を提供するものである。

-1-

地理機、VPB を概定すると **C&*イオンを打込 ルだ異異では、VPBの事態 A VPB がほとんどな かつた。これは打込された **C&* イオンが簡化 裏中のNa* などの事態をイオンをグックしたた めに生じた数果であると基われる。

#3 回を参照すると本籍所の第2の実施例は、 第1の実施例と同じく比較校10Q-mmの(100) 同を有するa #31 基本 31 上に 3CL, をイオン ソースとして 25CL イオン 32 を 40 KeV で 10³¹~10¹⁴ m⁻² 打込んだ後、1100°C の drgO₂ 10 事間気中で1500°A の 51O₂ 33 を形成し、 タ子 ビーム原理で AL 電 #36 を設け MOS 容 業子 や作成した。この 頭 化 那の特性は一例として打込。 今のない 場合と 10¹² m⁻² の ²⁴CL ヤイオンを打込 には 20 CL ヤイオンを打込 が 50 CL が 60 CL が 60 CL が 70 CL が 特別 昭49- 989 64 (2) んだものは、食化母医気中で熱処理を行ない、所 頭の便化痰を形成すること、また、 51 毛板上に 形 成した壁化機上から打込んだものは、 適当を無処 理をほどこすことよりなる。

電子ピーム高増により、1.2 mのAL を高度して 電低 14 を形成し、4700 のN2 雰囲気中で 1 0 分 関急処理 L 、M O B 容量像子を作成した。

**CL+イオンを打込んだ供称ではあ100 かとなり、限化版中のトラップの数の減少が確認された。
生た少級キャリアの実効場合(Effective minority earrier lifetime)は、**CL+セ打込まない供称では、0.2~L0 マイクロのに対し、**CL+イオン 多を打込んだ供料では50~200 マイクロかと、10 0 倍以上の向上が観測された。以上の理象はいずれる、No+イオンを始め、会・領・供などの重金調が打込まれた**CL+イオンのためにゲッチリングされたためであると思われる。

以上述べた如く、本発明の構成をとることにより、音形な酸化質を得て電気的化安定なMOS 構造素子を得ることができるという大きな効果を生

今まで、本年男を **C ** イオンの打込みで以明 15 してきたが、本張男は、 **C ** イオンの入に扱る ものではなく、他のハログンイオン又は、ハログ ンイオンの化合物である分子イオンを打込むこと によつても同様を効果が期待される。

例えばヘロダン分子イオンの例としては、 BC4 20

4 4:

モソーヌとし、BC2⁺ イキンモ 1 0¹²~1 0¹⁴cm⁻² 打込むと、前記同様の効果が出た。しかし、質果が大きいため、低灯込み領細では、少なくとも700°Cで1時間以上の無処理を必要とする。

たか、本条明はハログンイオンを 81 若板又は 5 Si 若板上に形成した製化菓中に打込むものであって、ハロゲンイオンの質量により、エフテングを行えりものではない。

関面の簡単な説明

第1回は本条例の一名集例を示す所面別であり、10 第2回はその実施例の効果を説明するためのグラフである。第3回は、本発別の似の名権例を示す 所面である。

11…… 81卷板 12……810。

13…… ぴんぴん オンピーム 14……AL常徳 は


2.2 -----、³⁵Cと[†]イオン打込みをしない試料のBT超機による


, **E**16


82-2C4+1+24-

33 ······· 長10g菜 ' 34···A2電車

代理人 非理比 内 宗







	打込みをし	10 ¹³ ime/cm ²
Flat-band EFF VFB (V)	0.22	A21
Qox/e (1010/cm²)	10	8
降版	7.0	7.2
誇 北 字 (10 kHz)	3.8	3.8
压折阜	1.46	1.46
少数++17, 547944 (7420)	02 ~ 1.0	50~200
建移広各時間 (分)	0.1 ~ 0.2	100

をソースとし、 BC2+ イオンモ 1 01~1 01~ 1 7 込むと、前記同様の効果が出た。しかし、質量が 大きいため、低打込み領袖では、少なくとも700℃ で1時間以上の熱処理を必要とする。

なか、本条明はハロゲンイオンチ 5~ 若板叉は 5 SI無板上に形成した型化族中に打込むものであ つて、ハロダンイオンの歯暈により、エッチング ま行えりものではない。

配面の信量を説明

第1週は本品明の一実施賃を示す頻節何であり、10 フである。第3回は、本発明の鉄の収拾例を示す 1 平純人 断面である。


11--- 8i 苦板 12---SiOg


13..... 35Cと+イオンピーム

21…… ³七 &⁺イオン打込みをした飲料のBT 処理 による液化

22……. 35C4+イオン打込みをしない武料のBT処理による

特形 昭49- 98964 (3) 111111





	打込みをし	1013 lone/cm²
Flat-fund EFE VFB (V)	0.22	021
Qox/e (1000/cm2)	10	8
降股電琴 (10 ⁶ V/cm)	7.0	7.2
詩 电率 (io kHz)	3.8	3.8
压扩率	1.46	1.46
少数年497,547944(7420)	02-1.0	50~200
建彩成茶品間 (分)	0.1 ~ 0.2	100

男

₽

Œ

1 通

1汤 2 選

1通

統付書類の目録

/05-08-11-22:12/001-016

特別 昭49-- 98964 (4)

Œ

48. 6. -8

特許丹女官

昭和 48年特許 耐第 10085 1. 平件の表示

知识の名称 牛崎体装包の製塩方法

8. 補正をする者

事件との関係

(3483号) 日本最知底式会社

代表者 社長 小

東京都港区芝五丁 693章

日本电线协议会社内

元章 東京(454)1111音(大)

補正の内容し骨級網 4 8 一 2 9 0 8 5)

卵科器の才多点11~12行目の金文を「く を夕観仏祭序の行復性ド之しいという欠点及 ひこの方法にて有罪を知量を得るためには似 単て海魚かららという独会はなく、1100 食物がみ加了っという大きを欠点がもつた。」

2. 狗才4英4行首と3行目の隣に次の文を被 入する。

しまた、打込子女としては、おう の野蛮に存在する祖母のに独 長とする。しかし、打造予量が10 在異を考えると、 ⁸⁸es ^十 イオンのように、 気量の大をモイオンでは独子のひずみが大き くなりなし一なり01の非洲に連合の無処理 条件では完全に数去でるとい意資本位が打た

(1)

光朝学による実験で打込み製製としては、最 化周上から打込む場合には10¹¹~10¹⁴ m ⁻²、 b l 当在长行込む場合化は 1 g ¹¹~ 10 15 0 2 の私当か当当であつた。

3. 四岁《莫】》行目から才多英1行旦の主文 E「 K. 280℃ 10 V. 10 分0 B T 数据 ▲モドかいて、 放血リリや金属子のVョコセ



-434-

特岡 昭49- 98964 5

出願人住所変更および代理人印鑑変更届

昭和 举 月 6

特許庁長官段

代理人

48. 📻

1.事件の表示

昭和月年 月 京 敬寒 /0085号

2. 展明の名称

中导体质量4 截流方法

3. (1) 住所を変更した名

事件との関係 出騒人

旧住所

東京都泛泛芝五丁日7番15号

新住所

東京都港区芝五丁目33番1号

- -

(423) 日本電気株式会社

(2) 印鑑を変更した者

学件との関係 代理人

東京都港区芝五丁目33年

日本電気株式会社内

弁理士

内原

妖印盘

162

東京都港区芝五丁目33卷1号

日本電気株式会社内

(6591)

1

東は東京(の)4年-1111(大代表)

Patent Application (3)

Commissioner of Patents Esq.

Title of the Invention

Method for manufacturing semiconductor device

Inventor

7-15, 5-chome, shiba, minato-ku, Tokyo

5

c/o NEC Corporation

Yasushi Okuyama

said corporation

Kyoji Tanahashi

said corporation

Kuniichi Ota

Patent Applicant

7-15, 5-chome, shiba, minato-ku, Tokyo

10

(423) NEC Corporation

Representative

President Koji Kobayashi

Agent

7-15, 5-chome, shiba, minato-ku, Tokyo 〒108

c/o NEC Corporation

(6591) Patent Attorney

Susumu Uchihara

15

Telephone (452)1111 (rep)

48 010085

formality examination

(19) Japan Patent Office

Publication of Laid-Open Patent Application

- 20 (11) Japanese Patent Laid-Open Publication No. S49-98964
 - (43) Date of Publication: S.49.(1974) 9.19
 - (21) Japanese Patent Application No. S48-10085
 - (22) Date of Filing: S.48.(1973) 1.24

Request for Examination: Not made

(Total Pages: 5)

25 Japan Patent Office file Number

(52) Japan classification

7113 57

99(5)C23

Specification

Title of the Invention

Method for manufacturing semiconductor device

5 Scope of Claims

10

15

20

25

30

- (1) A method for manufacturing a semiconductor device, characterized by comprising a step of implanting a halogen ion or a molecular ion of a halogen compound in an oxide film formed over a silicon substrate so that a quantity of ions existing in the oxide film is in a range of 10¹¹ to 10¹⁴ cm⁻², and a step of performing heat treatment at temperatures from 500°C or more to 1200°C or less after the step of ion implantation.
- (2) A method for manufacturing a semiconductor device, characterized by comprising a step of implanting a halogen ion or a molecular ion of a halogen compound to a silicon substrate from an entire surface or a selected surface a silicon substrate in a range of 10^{11} to 10^{15} cm⁻², and a step of forming a desired oxide film by performing heat treatment at temperatures from 500°C or more to 1200°C or less in an oxidation atmosphere after the step of ion implantation.

Detailed Description of the Invention

The present invention relates to a method for obtaining an electrically stable oxide film by performing heat treatment after implanting a halogen ion from above a Si substrate or a SiO₂ film formed over a Si substrate.

In the manufacturing of a conventional MOS type semiconductor element, a positive electric charge such as a Na⁺ ion, a H₂ ion, or an oxygen vacancy is easily introduced into a gate oxide film formed by thermal oxidation, which causes the unstableness of a MOS structure. As a conventional method for reducing the unstableness, various efforts are made for reducing the influence of a mixed impurity as well as preventing the contamination of an impurity such as a Na⁺ ion in a manufacturing process, and the most widely employed method is a method which is referred to as phosphorus treatment by which P₂O₅ vapor is carried at temperatures from 900°C to 1000°C to be diffused into SiO₂ to make a phosphorus glass (P₂O₅-SiO₂) layer

10

15

20

25

30

English Translation of JPS49-98964

grow over the surface of an oxide film.

However, as for the phosphorus glass layer formed by the phosphorus treatment, the etching rate with respect to HF is drastically higher than that of a normal oxide film; therefore, there are disadvantages that, for example, pretreatment by diluted HF cannot be performed after forming a phosphorus glass, and the phosphorus glass layer is electrically unstable since the phosphorus glass layer is polarized.

As a conventional method for improving this, for example, there is a method for forming an oxide film by conducting thermal oxidation in a dry O₂ atmosphere containing several mole percents of HCl or Cl₂ as mentioned in a report "The Effect of HCl and Cl₂ on the Thermal Oxidation of Silicon", Kriegler et al., Journal of Electrochemical Society, vol.119, No.3, 1972, pp.388 to 392. However, as for the above method, there is a disadvantage that oxidizing velocity becomes faster as a proportion of HCl or Cl₂ in dry O₂ is heightened, which leads to the poorness of reproducibility of the film thickness of the oxide film.

It is an object of the invention to provide a method for obtaining a stable MOS structure element by obtaining a clean oxide film with high reproducibility using an ion implantation method instead of conventional diffusion-based stabilization of a MOS structure.

The structure of the invention includes implantation of a halogen ion such as ³⁵Cl⁺, ⁸⁰Br⁺, or ¹⁹F⁺ or a molecular ion including a halogen element from above a Si substrate or an oxide film formed over a Si substrate, and the formation of a desired oxide film by performing heat treatment in an oxidation atmosphere on an object implanted in the Si substrate or an approximate heat treatment on an object implanted from above the oxide film formed over the Si substrate after the implantation.

Next, an embodiment of the invention is explained with reference to the drawings. Referring to FIG. 1, SiO_2 12 of 1500 Å is formed in a thermal oxidation atmosphere over a n-type Si substrate 11 having a (100) plane of 10 Ω -cm. Then, a $^{35}Cl^+$ ion 13 is implanted so as to be 10^{11} to 10^{14} cm⁻² using BCl₃ as an ion source with the energy of 100 keV, then, heat treatment is performed for 30 minutes in a hydrogen atmosphere at $550^{\circ}C$.

10

15

20

25

30

English Translation of JPS49-98964

Al of 1.2 μ is deposited by electron beam evaporation to form an electrode 14, then, heat treatment is performed for ten minutes in N₂ atmosphere at 470°C. Thus, a MOS capacitor element is formed.

Referring to FIG. 2, as shown as one example in which a change 21 of Flat-band voltage V_{FB} of a MOS capacitor element formed by implanting a $^{35}Cl^+$ ion of 10^{12} cm⁻² is compared with a change 22 of a MOS capacitor element without being implanted with a $^{35}Cl^+$ ion, there is no difference on the initial values of V_{FB} of a MOS capacitor element between them. However, when V_{FB} is measured after conducting BT treatment at 250°C, at 10V, and for ten minutes, there is almost no movement ΔV_{FB} of V_{FB} in a sample in which a $^{35}Cl^+$ ion is implanted. This is considered to be a result of gettering of a mobility ion such as Na^+ in the oxide film by an implanted $^{35}Cl^+$ ion.

Referring to FIG. 3, a second embodiment of the invention is that a 35Cl⁺ ion 32 is implanted so as to be 10¹¹ to 10¹⁴ cm⁻² using BCl₃ as an ion source with 40 keV over a n-type Si substrate 31 having a (100) plane of 10 Ω-cm in specific resistance as in first embodiment, then, SiO₂ 33 of 1500 °A is formed in a dry O₂ atmosphere at 1100°C and an Al electrode 34 is provided by electron beam evaporation to form a MOS capacitor element. In the characteristic of this oxide film, as tabulated by comparing a case of no implantation and a case of implanting a ³⁵Cl⁺ ion of 10¹³ cm⁻² as one example, it is recognized that the quantity of electric charges in the oxide film decreases by the 35Cl+ ion implantation of 10¹³ cm⁻²; however, a change in withstand voltage, dielectric constant, refractive index, and the like is not observed. In addition, when transient response time is measured by applying 15 V to the above described MOS capacitor element, 0.1 to 0.2 seconds are obtained in a sample in which a ³⁵Cl⁺ ion is not implanted, whereas approximately 100 seconds are obtained in a sample in which a ³⁵Cl⁺ ion is implanted. Thus, it is recognized that the number of traps in the oxide film As for effective minority carrier lifetime, the lifetime is 0.2 to 1.0 microseconds in a sample in which a ³⁵Cl⁺ ion is not implanted, whereas the lifetime is 50 to 200 microseconds in a sample in which a ³⁵Cl⁺ ion is implanted. Thus, it is observed that the effective minority carrier lifetime increases hundred times or more. It is considered that the above described phenomena are caused by gettering due to the

10

15

English Translation of JPS49-98964

³⁵Cl⁺ ion in which a heavy metal such as gold, copper, or iron, in addition to a Na⁺ ion, is implanted.

As described above, by employing the structure of the invention, there is generated an enormous effect that a clean oxide film is obtained and an electrically stable MOS structure element can be obtained.

Until now, the invention is explained with the implantation of a ³⁵Cl⁺ ion; however, the invention is not limited to a 35Cl+ ion, and an implantation of other halogen ions or molecular ions which are compounds of a halogen ion is expected to have a similar effect.

For example, as an example of such a halogen molecular ion, an effect similar to the above is observed when a BCl⁺ ion is implanted so as to be 10¹¹ to 10¹⁴ cm⁻² using BCl₃ as a source. However, at least heat treatment at 700°C for one hour or more is required in a lightly implanted region because of large mass.

The present invention is that a halogen ion is implanted into a Si substrate or an oxide film formed over a Si substrate, and not that etching is performed by the impact of a halogen ion.

Brief description of the Drawings

FIG. 1 is a cross-sectional view showing one embodiment of the present 20 invention, and FIG 2 is a graph for explaining the effect of the example. FIG 3 is a cross-sectional [view] showing another embodiment of the present invention.

21 The change of a sample implanted with a ³⁵Cl⁺ ion by BT treatment

22 The change of a sample without being implanted with a 35Cl⁺ ion by BT treatment

25

Agent Patent Attorney Susumu Uchihara

List of attached papers

5	Specification	1
	Power of attorney	1
	Drawing	1
	Duplicate of application	1

Amendment of Proceedings (voluntary)

S.48. June. 8 (1973.6.8)

Commissioner of Patents Yukio Miyake Esq.

5 1. Case Indication

Patent Application No. \$48-10085

2. Title of the Invention

Method for manufacturing semiconductor device

3. Person Filing Amendment

10 Relation to the case: Applicant

33-1, 5-chome, shiba, minato-ku, Tokyo

(423) NEC Corporation

Representative President Koji Kobayashi

4. Agent

20

15 33-1, 5-chome, shiba, minato-ku, Tokyo

c/o NEC Corporation

(6591) Patent Attorney Susumu Uchihara

Telephone Tokyo (454)1111 (rep)

5. Object for amendment

Detailed description of the Invention in the specification

- 6. Contents of the Amendment (Patent Application No. S48-10085)
- 1. The entire text described in lines 11 to 12 of page 3 in the specification is amended as follows:
- "...becomes and there are no disadvantage of being poor in reproducibility of the
 thickness of an oxide film and no report that low temperature is effective for obtaining a
 significant effect by this method, and high temperature thermal oxidation of 1100°C or
 more is required; therefore, there is a major disadvantage that Pn junction or the like
 which is already formed inside a silicon substrate is moved"
 - 2. The following sentences are inserted between the lines 4 and 5 of page 4 therein:
- In addition, as an amount of implantation, at least approximately 10^{11}cm^{-2} is

10

English Translation of JPS49-98964

required to cancel electrically active surface level existing at the interface of Si-SiO₂. However, when the amount of implantation exceeds approximately 10^{15} cm⁻², lattice distortion becomes larger in an ion having large mass like a 35 Cl⁺ ion, and an interface level which cannot be completely removed by a condition of normal heat treatment is anew generated at the interface of Si-SiO₂ to cause electrical instability. As the range of implantation in an experiment by the inventor, the range of from 10^{11} to 10^{14} cm⁻² in the case of implanting from above an oxide film, and from 10^{11} to 10^{15} cm⁻² in the case of implanting to a Si substrate are suitable.

- 3. The entire text described in the line 19 of page 4 to the line 1 of page 5 therein is amended as follows:
 - "...When V_{FB} of the MOS capacitor element is measured before and after BT treatment at 250°C, at 10V, and for ten minutes, a ³⁵Cl⁺ ion is implanted"

Agent Patent Attorney Susumu Uchihara

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

fects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.